標題：4．Simulink設計簡單舉例

4．Simulink設計簡單舉例 作為本節(jié)的最后一部分，給出一個Simulink的應用實例，增加讀者對Simulink建模的直觀印象。 例8-1 建立一個調幅（AM）系統(tǒng)，信號頻率為100KMHz，載波頻率為1MHz，調幅系數為0.5，并在示波器中顯示出來。 具體的操作步驟如下： 1）打開MATLAB，在工具欄點擊 圖標，啟動Simulink（也可以直接在MATLAB命令窗口直接敲入simulink）。 2）在Simulink環(huán)境下新建一個模型，在Simulink工具欄點擊圖標實現或通過菜單“File”中的“New Model”命令來實現，將新模型保存為am.mdl。 3）從Simulink library Browser中加入基本模塊。首先從“Simulink Source”庫中選中“Sine Wave”模塊，直接將其拖拽到am.mdl的界面中，并復制該模塊；然后雙擊“Sine Wave”模塊，設定載波頻率和幅度。再按照同樣的方法將“Sine Wave1”模塊設定為信號產生模塊；再從“Simulink Math Operations”庫中選擇乘法器模塊Product，最后從“Simulink Sink”庫中選擇示波器Scope。 4）連接各個模塊，選中目標模塊，按住Ctrl鍵，再點擊要連接的模塊，Simulink即可自動將兩個模塊連接起來，最終設計如圖8-7所示。 圖7-7 調幅系統(tǒng)的Simulink設計示意圖 5）在工具欄點擊運行（RUN）圖標 ，再直接點擊Scope模塊即可觀察運行結果，如圖8-8所示。至此，即完成了一個簡單的AM調制系統(tǒng)模型。 圖7-8 調幅系統(tǒng)的運行結果示意圖 7.2.3 AccelDSP軟件工具 AccelDSP是一款第三方綜合軟件，可將MATLAB浮點算法轉換成為可綜合RTL代碼。 Xilinx AccelDSP是目前業(yè)界唯一能夠將MATLAB浮點算法轉換成為可綜合RTL代碼的開發(fā)工具。該工具可自動地進行浮點-定點轉換，生成可綜合的VHDL或Verilog代碼，并創(chuàng)建用于驗證的測試平臺，同時還可以生成定點C++模型或由MATLAB算法得到System Generator塊。AccelDSP綜合工具是Xilinx XtremeDSP解決方案的重要組成部分。AccelDSP產品體系由兩個主要模塊構成：AccelDSP綜合器和AccelWare IP。 AccelDSP綜合器是一個綜合和驗證的環(huán)境，可以自動將MATLAB浮點代碼轉換成為定點代碼，然后生成可綜合的VHDL或Verilog代碼，為設計者提供了驗證算法和實現算法的功能。 AccelWare IP與AccelDSP綜合器聯合實現濾波器、FFT等DSP函數，通信算法函數以及高級數學運算函數。AccelWare是一個IP庫，包含一系列參數DSP模塊，這些模塊可以綜合成為RTL代碼（VHDL或Verilog）。每一個IP模塊進行了預先驗證，從而實現了一旦生成即保證正確的算法開發(fā)流程。AccelWare IP提供了三個專用工具箱（Toolkits）：信號處理工具包（包括FIR 濾波器、CIC 抽取濾波器、CIC內插濾波器、多相抽取濾波器、半帶 FIR 濾波器、FFT 以及IFFT等模塊）、通信工具包（包括直接數字合成器、BCH 編碼器和解碼器、卷積交織器和去交織器、卷積編碼器、Reed-Solomon 編解碼器、Viterbi解碼器、開方升余弦濾波器、加擾器、解擾器以及ADC采樣-保持電路/正弦比較濾波器等模塊）和高級數學運算工具包（包括QR分解法、Cholesky分解法、QR求逆、Cholesky求逆、三角形矩陣求逆、特定排列旋轉、多項式求值、奇異值分解以及QRD-RLS空間濾波器等模塊）。