毛片网站在线看_天堂俺去俺来也www久久婷婷_日韩av免费网站_18性欧美xxxⅹ性满足_一区二区三区韩国免费中文网站 _性xx色xx综合久久久xx_999亚洲国产精

    cadence IC61的數模混合電路培訓班

        1、培訓過程中，如有部分內容理解不透或消化不好，可免費在以后培訓班中重聽；
        2、培訓結束后免費提供半年的技術支持，充分保證培訓后出效果；
        3、培訓合格學員可享受免費推薦就業機會。 。專注高端培訓17年，曙海提供的課程得到本行業的廣泛認可，學員的能力得到大家的認同，受到用人單位的廣泛贊譽。

candence IC61的數模混合電路培訓班

第二階段

1、Cadence設計平臺DFII及啟動命令ICFB
1.1 Cadence設計平臺
1.2 啟動Cadence

2、Composer原理圖輸入工具
2.1 啟動Cadence建立一個新的工作庫
2.2 建立新單元
2.3 晶體管級原理圖

3、 變量、端口和單元的命名規則
4、Verilog仿真
4.1 Composer原理圖的Verilog仿真
4.2 Composer工具中的行為級Verilog代碼
4.3 獨立的Verilog仿真
4.4 Verilog仿真中的時序

實驗：mips處理器設計

實驗：單元設計

3 Verilog綜合
3.1 用dc_shell進行Synopsys Design Compiler綜合
3.2 Cadence RTL Compiler綜合
3.3 把結構描述Verilog輸入到CadenceDFII設計平臺中
3.4 綜合后Verilog仿真

2 SOC Encounter布局布線
2.1 Encounter用戶圖形界面
2.2 用配置文件進行設計輸入
2.3 編寫SOC Encounter腳本

3 芯片組裝
3.1 用ccar進行模塊布線
3.2 用ccar完成內核至焊盤框的布線
3.3 生成終的GDSII

4 微型MIPS處理器
4.1 微型MIPS處理器
4.2 微型MIPS：展平設計工具流程
4.3 微型MIPS：層次化設計工具流程

實驗：

1、抽象生成
2、SOC Encounter布局布線和芯片組裝

6. 版圖驗證
6.1 概述
6.1.1 版圖驗證的項目
6.1.2 Cadence的版圖驗證工具
6.1.3 版圖驗證過程簡介
6.2 DivaDRC規則文件的建立
6.3 Dracula規則文件
6.3.1 Dracula規則文件的結構
6.3.2 建立Dracula規則文件
6.3.3 Dracula規則文件至Diva規則文件的轉換
6.4 運行Diva DRC
6.5 運行Dracula DRC
6.5.1 驗證步驟
6.5.2 結果分析
6.6 運行Dracula LVS
6.6.1 LVS原理
6.6.2運行過程
6.6.3輸出報告解讀
6.6.4錯誤的糾正
6.7關于ERC

7. 外圍器件及阻容元件設計
7.1 特殊尺寸器件的版圖設計
7.1.1 大尺寸器件
7.1.2 倒比管
7.2.電阻、電容及二極管的版圖設計
7.2.1 MOS集成電路中的電阻
7.2.2 MOS集成電路中的電容器
7.2.3 集成電路中的二極管
7.3 CMOS集成電路的靜電放電保護電路
7.4 壓焊塊的版圖設計
7.5 電源和地線的設計
7.5.1電源和地線在外圍的分布框架
7.5.2電源和地線在內部的分布

7. 外圍器件及阻容元件設計
7.1 特殊尺寸器件的版圖設計
7.1.1 大尺寸器件
7.1.2 倒比管
7.2.電阻、電容及二極管的版圖設計
7.2.1 MOS集成電路中的電阻
7.2.2 MOS集成電路中的電容器
7.2.3 集成電路中的二極管
7.3 CMOS集成電路的靜電放電保護電路
7.4 壓焊塊的版圖設計
7.5 電源和地線的設計
7.5.1電源和地線在外圍的分布框架
7.5.2電源和地線在內部的分布

8. 模擬和雙極型集成電路的版圖設計
8.1 模擬CMOS集成電路
8.1.1 模擬集成電路和數字集成電路的比較
8.1.2 MOS器件的對稱性
8.1.3 無源元件
8.1.4 連線
8.1.5 靜電放電保護
8.1.6 襯底耦合
8.2 鋁柵CMOS集成電路
8.2.1 鋁柵CMOS集成電路的版圖計
8.2.2 鋁柵CMOS集成電路版圖實例
8.3 雙極型集成電路
8.3.1 雙極型晶體管的版圖圖形
8.3.2 雙極型集成電路版圖設計的原則和步驟