 取晶粒 
芯片去層解剖
阱/碼點/電阻染色
芯片顯微拍照
------------------------------------------------------------------------------------------
取晶：以化學腐蝕的方法將晶粒（die）從封裝中取出，以利下一步拍照評估，層次去除或其他分析的進行。
拍照評估：取晶后將晶粒置于顯微鏡下，初步觀察測量工藝制程（線寬，Metal層數(shù)和Poly層數(shù)），拍出芯片上層概貌
圖，給出建議拍照倍率，整合上述內(nèi)容生成評估報告。如需更為精確的評估報告，需在取晶后進一步去層至poly層，方
可給出。
|
芯片概貌圖例
 |
|
| ? |
3.全芯片Latch-up防護設計服務領域：
1）I/O Latch-up防護設計
2）Latch-up防護版圖檢查
3）Latch-up問題咨詢、討論與失效分析
4）根據(jù)具體情況制定Latch-up測試規(guī)范
二、我們的優(yōu)勢：
Design tools： Cadence (Virtuoso)、 Spring soft (Laker)
Verify tools :???? Calibre 、 Dracula 、 Assura 、 Hercules
工藝:???CMOS（1um-28nm，BIPOLAR , , RF, BCD
工藝廠:
?Include Israel /America /Korea /Japan /Taiwan/Singapore /Europe
?and so on, such as TSMC，UMC，MXIC， MAGANACHIP，?CSMC ,etc.
代表性項目
? SENSER，???RF，? IP，Driver， MCU，???Memory IC，?? Pure Logic?，Analog, ?Standard cell library
我們是一支極具責任心的Layout設計團隊，具有豐富的產(chǎn)品量產(chǎn)經(jīng)驗。我們團隊的Layout工程師，工作方向主要為電源管理類芯片的版圖設計，成功量產(chǎn)的產(chǎn)品包括但不限于Buck、Boost、LDO、USB Power Switch、Battery Protection ICs、Charger、LED Driver、OP和PMU等。
-------------------------------------------------------------------------------------------
◆ Layout Service way
1、 IN HOUSE: Sent engineers to customer company directly.
2、 PACKAGE:
Design tools： Cadence (Virtuoso)、 Spring soft (Laker)
Verify tools :???? Calibre 、 Dracula 、 Assura 、 Hercules
Process:???CMOS （1um-28nm），BIPOLAR , METAL GATE, RF, BCD
?Factory:
?Include Israel /America /Korea /Japan /Taiwan/Singapore /Europe
?and so on, such as TSMC，UMC，MXIC， MAGANACHIP，?CSMC ,etc.
◆ CASE
? SENSER，???RF，? IP，Driver， MCU，???Memory IC，?? Pure Logic?，Analog,?Standard cell library
|
|
|
